Studienprojekte
Vom Start weg spielt die praktische Arbeit in Projekten eine wichtige Rolle im Studium. Die Studienprojekte starten im 1. Semester und laufen bis zum Ende des 2. Semesters. Wie im späteren Unternehmen entwickeln die Studierenden digitale Smart Systems aller Art in kleinen Teams mit 4 bis 6 Personen: selbstorganisierend, agil und crossfunctional.
Eigene Ideen unserer Studierenden sind hier genauso willkommen wie IT-Projekte von unseren Industriepartnern. So sammelt man nicht nur wichtige Praxiserfahrung sondern auch wertvolle Kontakte in die Wirtschaft.
SkiMAX - Maximize your Skiing Skills
Ein sensorgesteuertes Embedded-System mit optionaler Cloud-Anbindung zur Datenanalyse und Visualisierung von Bewegungsdaten beim Schifahren.
> mehr
Videoverarbeitung in Hardware am Intel Arria 10 FPGA
Konfigurierbare Verarbeitung von HD-Videos direkt über den Displayport.
> mehr
Sensornetzwerk für Baumaschinen
Entwicklung eines flexiblen Bussystems nach dem Internet-of-Thing-Prinzip zur Erfassung und Visualisierung von Betriebsdaten (Smart Sensors, Big Data, Cloud, IoT).
> mehr
Predictive Maintenance für Industrie-Ventilatoren
Entwicklung einer Sensor-Plattform zur frühzeitigen Erkennung von Verschleiß im industriellen Umfeld.
> mehr
SiRet III - Stereo-Vision-Algorithm in Hardware based-on Biologically Inspired Silicon Retina
Aufbauend auf das Studienprojekt SiRet und in Kooperation mit dem Austrian Institute of Technologie (AIT) soll ein bereits bestehender Stereo-Vision-Algorithmus für Silicon-Retina-Sensoren optimiert und in Hardware realisiert werden. Im Projekt SiRetIII werden die einzelnen Teile des Algorithmus analysiert und hinsichtlich Parallelisierbarkeit optimiert und schließlich in Hardware implementiert. Im Vordergrund steht zum einem Echtzeit-Signalverarbeitung, bedingt durch die hohe zeitliche Auflösung der Silicon Retinae und zum anderen der Entwurf einer möglichst effizienten und platzsparenden (geringe Chipfläche) Architektur. Der Algorithmus wird in ein System-on-a-Chip integriert, welches in einem FPGA implementiert wird.
Ausgangssituation / Motivation / Einleitung
Im Rahmen des Bachelour-Projektes SiRet wurde ein Modell eines Stereo-Vision-Algorithmus basierend auf Silicon Retinas entwickelt. Das Modell wurde in SystemC implementiert und die Funtkionsweise mit generierten Daten sowie echten Aufnahmen getestet. Bei der Implementierung in Hardware und ersten Simulationen wurden allerdings Limitierungen der Echtzeitfähigkeit identifiziert, die für den Einsatz von Silicon Retina Sensoren mit einer zeitlichen Auflösung von bis zu 1µs gelöst werden müssen.
Ziel
Der Stereo-Vision-Algorithmus aus dem vorangegangenen Projekt wird vollständig in Hardware realisiert und auf einem FPGA (Stratix 4) umgesetzt. Zwei künstliche Retinae, die uns zur Verfügung stehen, nehmen Stereo-Daten auf, welche als Testdaten verwendet werden. Die Eigenschaften der Sensoren erfordern eine Echtzeit-Signalverarbeitung bei sehr hohen und variablen Datenraten und einer zeitlichen Auflösung von bis zu 1µs. Um diese Daten in Echtzeit verarbeiten zu können, muss das zugrundeliegende Modell überarbeitet und optimiert werden. Um diese Daten in einem FPGA verarbeiten zu können, müssen massiv parallele Strukturen, ähnlich wie bei High-End Grafikkarten, eingesetzt werden. Darüber hinaus wird eine Testumgebung entwickelt, die dem FPGA die Stimulidaten übermittelt und die Ergebnisse der Tiefenberechnung verifiziert.