Studienprojekte
PROJEKT
OFDMNavi
FAKTEN
Themenfeld
Softwareentwurf (Altera NIOS-II Softcore CPU, MatLab), Digitale Signalverarbeitung (OFDM Sender, Dig. Mischer, Upsampling), Dig. Schaltungsentwurf (Altera Stratix III, SOPC- und DSP Builder), Sendersynchronisation
Zeitraum
Oktober 2008 - Juni 2009
Status
Prototyp fertiggestellt
FH-Studierende
Dichler, Fröhlich, Jungreithmeier, Klein, Klopf, Staudinger
FH-Betreuer
Dr.-Ing. habil. Hans-Georg Brachtendorf, HSD/ESD
Firma
Deutsches Zentrum für Luft- und Raumfahrt: Institut für Kommunikation und Navigation, Deutschland
Firmenbetreuer
Dipl.-Ing. Armin Dammann
Projekthomepage
Kurzbeschreibung
Zur TDoA - Positionsbestimmung in Gebäuden, auf Basis aktueller OFDM-basierter Funktechnologien, werden konfigurierbare OFDM-Sender benötigt. Die Grundlage bilden 4 speziell synchronisierte OFDM-Sender auf FPGA-Basis. Durch die freie Konfiguration der Sender sollen verschiedene Funktechnologien zur Evaluierung emulierbar sein.
DETAILS
Ausgangssituation / Motivation / Einleitung
Unser Studienprojekt beschäftigt sich mit der Realisierung einer OFDM Senderarchitektur für Positionsbestimmung in Gebäuden. Dazu entwickeln wir in diesem Projekt ein System, welches als Hauptkomponenten 4 OFDM-Sender beinhaltet. Diese Sender werden auf zwei seperaten Entwicklungsplatinen in FPGA-Technologie aufgebaut und miteinander synchronisiert, sodass die Abstrahlung der OFDM Symbole an den Sendeantennen zeitgleich erfolgt. Eine Positionsbestimmung durch TDoA-Schätzung wird somit ermöglicht.
Projektziel
Ziel des Projektes ist es, Prototypen für 4 konfigurierbare OFDM Sender auf zwei FPGA Entwicklunsplatinen zu entwerfen. Die Sender sollen über eine grafische Oberfläche am PC und Ehternet konfiguriert werden können. Weiters sollen die vier Sender taktsynchron arbeiten.
Umsetzung
Ein Team übernimmt die Implementierung des OFDM Senders, Konfigurationsinterface und Mischers (Altera DSP Builder, SOPC Builder, Quartus II, Altera IP). Ein weiteres Team die Entwicklung der Kommunikation zwischen PC und OFDM Sendern sowie der grafischen Benutzeroberfläche (Altera NIOS II Prozessor, MatLab, Ethernet). Ein weiteres Team übernimmt die Synchronisation zwischen den Sendern auf den beiden Entwicklungsplatinen (SERDES Hardmacros, Synchronisationsmodul in VHDL).
Ergebnisse / laufende Aktivitäten
Die konfigurierbaren OFDM Sender wurden erfolgreich implementiert, in ein SOPC Projekt eingebunden, verifiziert und getestet. Weiters wurden Filter für ein Upsampling und digitale Mischer implementiert. Ein Protokoll für die taktgenaue synchronisation der 4 Sender auf Basis der SERDES Blöcke in den FPGAs wurde entwickelt. Das Protokoll wurde in einem VHDL Modell implementiert, verifiziert, in das SOPC Projekt eingebunden und getestet. Eine grafische Oberfläche zur Konfiguration der Sender wurde in MatLab erstellt. Ein TCP/IP Server wurde auf dem NIOS II Prozessor implementiert. Dieser empfängt die Konfigurationsdaten vom PC und konfiguriert die Sendemodule. Weiters wurde ein Softwaremodul für die Ansteuerung des Synchronisationsblockes implementiert.
